那么，彼得森为何要研发逻辑门网罗？

这要从 GPT-4 和 Stable Diffusion 等大模子提及，在这些大模子中神经网罗是通过将感知器结合在悉数而构建的，感知器是对东说念主类大脑神经元的一种高度简化模拟。

尽管感知器相称强劲，然则它们也破钞了大量能量，以至于微软依然达成了一项契约要再行启动三里岛核电站，以便为其东说念主工智能卓越提供能源。

部分问题在于感知器仅仅软件层面的笼统。在图形处理器（GPU，Graphics Processing Unit）上运行感知器网罗的时候，需要将这一网罗改革为硬件谈话，而这需要时期和能量。

然则，径直使用硬件来构建网罗则能省去许多本钱。彼得森以为，与撑合手大多数当代东说念主工智能系统的传统神经网罗比较，径直存于规划机芯片硬件中的神经网罗不错更快地识别图像，何况破钞的能量更少。

翌日某一天，径直存于规划机芯片硬件中的神经网罗以致不错径直内置到智妙手机和其他建树的芯片中，从而大大减少向办事器发送数据和从办事器发送数据的需求。

那么，该奈何收场上述指标？如前所述，彼得森假想了由逻辑门构成的神经网罗。

逻辑门，是规划机芯片的基本构建模块。逻辑门由晶体管构成，淫妻交换 小说它不错罗致两个比特（1 或 0）来行为输入，并能凭据特定晶体管形态要领的王法输出一个比特。

就像感知器相同，逻辑门不错结合成网罗。而运行逻辑门网罗可谓既低廉、又快速、又简便。彼得森在 NeurIPS 的演讲中暗示，逻辑门网罗的能耗比感知器网罗低数十万倍。

当今，彼得森并莫得刻意去寻找构建节能东说念主工智能网罗的时代。他是基于对于“可微分轻视拳交 扩张（differentiable relaxations）”的酷爱，才运转议论逻辑门。

可微分轻视，指的是将某类数知识题造成微积分不错处理的面貌。让深度学习改进成为可能的反向传播（检察）算法，是欺诈可微分轻视时代的一个经典案例。

然则，由于反向传播是基于微积分而构建的，因此并不可径直用于检察逻辑门网罗。逻辑门只可用 0 和 1，而微积分需要取得 0 和 1 之间的统统中间值。

为此，彼得森假想了一种时代：创建近似于使用 0 和使用 1 的逻辑门、同期也能给出中间值谜底的函数，让逻辑门网罗变得“轻视”，以便好像进行反向传播。

通过检察这些门运行模拟网罗，不错将逻辑门网罗改革回能在规划机硬件中收场的东西。

这种时代的一个挑战是，“轻视”的网罗很难被检察。网罗中的每个节点最终皆有可能成为 16 个不同逻辑门中的任何一个，与每个逻辑门相干的 16 种概率必须被跟踪被纪录并不休被诊疗。

而这需要大量的时期和能量。彼得森说，比较在 GPU 上检察传统神经网罗，检察他所打造的逻辑门网罗在时期上要多出数百倍。在无法包袱数十万 GPU 的大学里，GPU 在时期分拨收纳柜很难盘活得开。

因此，彼得森与合营者开荒了逻辑门网罗。尽管开荒经由无比穷困，然则一朝网罗经过检察，它就会变得越来越低廉。

二进制神经网罗，则是另外一种已有的超高效网罗，在这一网罗中需要使用只可处理二进制值的简化感知器。为了考证逻辑门网罗的效果，彼得森将它与二进制神经网罗进行比较。

在作念对比时他使用了 CIFAR-10 数据集，该数据集包括从“青蛙”到“卡车”等 10 种不同类别的低差异率图片。

他让逻辑门网罗和二进制神经网罗，同期针对 CIFAR-10 数据有计划的图像进行分类，借此发现逻辑门网罗与其他时代作念得相同好。

具体来说：比较其他分类神经网罗所需的逻辑门数目，逻辑门网罗所使用的逻辑门数目不仅低于前者所需数目的十分之一，并在不到千分之一的时期内完成了合并任务。

现场可编程门阵列（FPGA，Field Programmable Gate Array），可被用于模拟逻辑门的多种不同潜在形态。

为此，彼得森使用了 FPGA测试了逻辑门网罗。这是一种可编程规划机芯片，可用于模拟逻辑门的多种不同潜在形态（组合）。

事实上，也不错在专用集成电路（ASIC，Application Specific Integrated Circuit）芯片上收场该网罗，这么还能进一步裁减本钱，因为 FPGA 使用了更多组件故其本钱更高。

在一些资源有限的场景中，比如在移动建树和镶嵌式系统上，它们对于能量和速率的条目很高。而即使在处明智力有限的环境中，逻辑门网罗也能让深度学习陆续使命。